Pakowanie chipsów

Obudowa użyta do zainstalowania chipa półprzewodnikowego układu scalonego pełni rolę umieszczenia, mocowania, uszczelnienia, ochrony chipa i zwiększenia wydajności elektrotermicznej, a także jest pomostem do komunikacji wewnętrznego świata chipa z obwodem zewnętrznym - stykami na chipie są połączone przewodami z obudową opakowania. Na pinach piny te są połączone przewodami na płytce drukowanej z innymi urządzeniami. Dlatego opakowanie odgrywa ważną rolę w przypadku procesorów i innych układów scalonych LSI.

Odkąd firma Intel Corporation zaprojektowała i wyprodukowała 4-bitowe układy mikroprocesorowe w 1971 r., w ciągu ostatnich 20 lat procesory ewoluowały od Intel 4004, 80286, 80386, 80486 do Pentium, PⅡ, PⅢ, P4, od 4- bit, 8-bit, 16-bit, 32-bit rozwinął się do 64-bit; główna częstotliwość rozwinęła się z MHz do dzisiejszych GHz; liczba tranzystorów zintegrowanych w chipie procesora wzrosła z ponad 2{14}} do ponad 10 milionów; skala technologii produkcji półprzewodników zmieniła się z SSI, MSI, LSI, VLSI (układy scalone na bardzo dużą skalę) na ULSI. Liczba pinów wejścia/wyjścia (I/O) w pakiecie stopniowo rośnie od kilkudziesięciu do setek, a może nawet osiągnąć 2000. To całkiem spora zmiana.

Powszechnie stosowane układy scalone

Powszechnie stosowane układy scalone

Wszyscy znają już procesory, 286, 386, 486, Pentium, PII, Celeron, K6, K{4}}, Athlon... Myślę, że możesz wymienić długą listę jak kilka. Ale jeśli chodzi o pakowanie procesorów i innych wielkoskalowych układów scalonych, niewiele osób o tym wie. Tak zwany pakiet odnosi się do powłoki używanej do instalacji układu scalonego półprzewodnika. Pełni nie tylko rolę umieszczania, mocowania, uszczelniania, ochrony chipa i zwiększania przewodności cieplnej, ale także służy jako pomost między wewnętrznym światem chipa a obwodem zewnętrznym - stykiem na chipie. Przewody są podłączone do styków na obudowie opakowania, a styki te są podłączone do innych urządzeń za pomocą przewodów na płytce drukowanej. Dlatego opakowanie odgrywa ważną rolę w przypadku procesorów i innych układów scalonych LSI (Large Scalc Integration), a pojawieniu się nowej generacji procesorów często towarzyszy stosowanie nowych form pakowania. Technologia pakowania chipów przeszła kilka generacji zmian, od DIP, QFP, PGA, BGA, do CSP, a następnie do MCM, wskaźniki techniczne są coraz bardziej zaawansowane z generacji na generację, w tym stosunek powierzchni chipa do powierzchni opakowania jest zbliża się do 1, dotyczy Częstotliwość jest coraz wyższa, a odporność na temperaturę jest coraz lepsza. Zwiększona liczba pinów, zmniejszona podziałka pinów, zmniejszona waga, zwiększona niezawodność.

Enkapsulacja komponentów

Pakiet PQFP (Plastic Quad Flat Package) ma bardzo małą odległość między pinami chipa, a piny są bardzo cienkie. Ogólnie rzecz biorąc, duże lub bardzo duże układy scalone przyjmują tę formę opakowania, a liczba pinów jest na ogół większa niż 100. Chipy zapakowane w tej formie muszą wykorzystywać technologię SMD (Surface Mount Device Technology), aby przylutować chip do płyty głównej. Układy scalone instalowane przez SMD nie muszą wybijać otworów w płycie głównej i generalnie mają zaprojektowane złącza lutowane dla odpowiednich pinów na powierzchni płyty głównej. Wyrównaj piny chipa z odpowiednimi złączami lutowanymi, a następnie można wykonać lutowanie z płytą główną. Chipy lutowane w ten sposób są trudne do demontażu bez specjalnych narzędzi.

Chipsy pakowane metodą PFP (Plastic Flat Package) to w zasadzie to samo, co metoda PQFP. Jedyna różnica polega na tym, że PQFP jest ogólnie kwadratowy, podczas gdy PFP może być kwadratowy lub prostokątny.

Cechy:

1. Nadaje się do montażu powierzchniowego SMD do instalacji i okablowania na płytkach drukowanych.

2. Nadaje się do użytku z wysoką częstotliwością. ⒊Łatwy w obsłudze i wysokiej niezawodności.

4. Stosunek między powierzchnią chipa a powierzchnią opakowania jest niewielki.

Z tego pakietu korzystają płyty główne 80286, 80386 i niektóre 486 z procesorami serii Intel.

Do lutowania lub rozlutowywania SMD, PQFP i PFP itp.:

Macierz siatki kulowej BGA

Wraz z rozwojem technologii układów scalonych wymagania dotyczące pakowania układów scalonych są coraz bardziej rygorystyczne. Wynika to z faktu, że technologia pakowania jest związana z funkcjonalnością produktu. Kiedy częstotliwość układu scalonego przekracza 100 MHz, tradycyjna metoda pakowania może powodować tak zwane zjawisko „przesłuchu (przesłuchu)”, a gdy liczba pinów układu scalonego jest większa niż 208 pinów, tradycyjna enkapsulacja ma swoje trudności. Dlatego też, oprócz stosowania opakowań PQFP, większość dzisiejszych chipów o dużej liczbie styków (takich jak układy graficzne i chipsety itp.) przeszła na technologię pakowania BGA (Ball Grid Array Package). Gdy tylko pojawił się układ BGA, stał się on najlepszym wyborem dla wysokowydajnych, wielopinowych pakietów o dużej gęstości, takich jak procesory i układy mostka południowego/północnego na płytach głównych.

Technologię pakowania BGA można podzielić na pięć kategorii

1. Podłoże PBGA (plastikowe BGA): generalnie wielowarstwowa płyta złożona z 2-4 warstw materiałów organicznych. Wśród procesorów serii Intel, wszystkie procesory Pentium Ⅱ, Ⅲ, Ⅳ korzystają z tego pakietu.

2. Podłoże CBGA (CeramicBGA): czyli podłoże ceramiczne. Połączenie elektryczne między chipem a podłożem jest zwykle instalowane za pomocą flip chipa (w skrócie FlipChip, FC). Wśród procesorów z serii Intel, procesory Pentium I, II i Pentium Pro korzystały z tego pakietu.

⒊Podłoże FCBGA (FilpChipBGA): twarde podłoże wielowarstwowe.

⒋Podłoże TBGA (TapeBGA): podłożem jest płytka drukowana PCB z miękką 1-2 warstwą w kształcie paska.

5. Podłoże CDPBGA (Carity Down PBGA): odnosi się do obszaru wiórów (znanego również jako obszar wnęki) z kwadratowym zagłębieniem pośrodku opakowania.

Cechy:

1. Chociaż liczba pinów I/O wzrosła, odległość między pinami jest znacznie większa niż w metodzie pakowania QFP, co poprawia wydajność.

2. Chociaż zużycie energii BGA wzrasta, wydajność elektrotermiczna może zostać poprawiona dzięki zastosowaniu kontrolowanego spawania wiórowego.

⒊Opóźnienie transmisji sygnału jest niewielkie, a częstotliwość adaptacji znacznie się poprawiła.

4. Do montażu można zastosować spawanie współpłaszczyznowe, a niezawodność znacznie się poprawia.

Po ponad dziesięciu latach rozwoju metoda pakowania BGA weszła w fazę praktyczną. W 1987 roku słynna firma Citizen zaczęła opracowywać układy scalone (tzw. BGA) pakowane w siatki z plastikowych kulek. Następnie do grona rozwijających BGA dołączyły również takie firmy jak Motorola czy Compaq. W 1993 roku Motorola objęła wiodącą rolę w zastosowaniu układów BGA w telefonach komórkowych. W tym samym roku Compaq zastosował go również na stacjach roboczych i komputerach PC. Jeszcze pięć lub sześć lat temu firma Intel Corporation zaczęła stosować układy BGA w procesorach komputerowych (np. Pentium II, Pentium III, Pentium IV itp.) . BGA stało się niezwykle popularną technologią pakowania układów scalonych. W 2000 r. wielkość światowego rynku wynosiła 1,2 miliarda sztuk. Szacuje się, że popyt rynkowy w 2005 r. wzrośnie o ponad 70 procent w porównaniu z 2000 r.

Rozmiar chipa CSP

Wraz z globalnym zapotrzebowaniem na spersonalizowane i lekkie produkty elektroniczne, technologia pakowania rozwinęła się do CSP (Chip Size Package). Zmniejsza rozmiar obrysu pakietu chipów, dzięki czemu rozmiar pakietu może być tak duży, jak rozmiar samego chipa. Oznacza to, że długość boku zapakowanego układu scalonego nie jest większa niż 1,2 razy większa niż długość chipa, a obszar układu scalonego jest tylko 1,4 razy większy niż matryca.

Opakowania CSP można podzielić na cztery kategorie

⒈Typ ramy ołowianej (tradycyjna forma ramy ołowianej), reprezentatywni producenci to Fujitsu, Hitachi, Rohm, Goldstar i tak dalej.

2. Rigid Interposer Type (twardy typ interposera), reprezentatywni producenci to Motorola, Sony, Toshiba, Panasonic i tak dalej.

⒊Flexible Interposer Type (soft interposer type), z których najbardziej znanym jest microBGA Tessery, a sim-BGA CTS również wykorzystuje tę samą zasadę. Inni reprezentowani producenci to General Electric (GE) i NEC.

⒋Pakiet waflowy (pakiet wielkości wafla): W odróżnieniu od tradycyjnej metody pakowania pojedynczych chipów, WLCSP polega na pocięciu całego wafla na pojedyncze chipy. Twierdzi, że jest przyszłym głównym nurtem technologii pakowania i został zainwestowany w badania i rozwój. W tym FCT, Aptos, Casio, EPIC, Fujitsu, Mitsubishi Electronics itp.

Cechy:

1. Spełnia rosnące potrzeby pinów we/wy chipa.

2. Stosunek powierzchni wiórów do powierzchni opakowania jest bardzo mały.

⒊ znacznie skrócić czas opóźnienia.

Opakowanie CSP jest odpowiednie dla układów scalonych z niewielką liczbą styków, takich jak karty pamięci i przenośne produkty elektroniczne. W przyszłości będzie szeroko stosowany w urządzeniach informacyjnych (IA), telewizji cyfrowej (DTV), e-bookach (E-Book), sieciach bezprzewodowych WLAN/GigabitEthemet, ADSL/chipach telefonów komórkowych, Bluetooth (Bluetooth) i innych pojawiających się produkty.

Oraz lutowanie i rozlutowywanie BGA,CSP,TBGA i PBGA: